PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-024348

(43)Date of publication of application: 02.02.1987

(51)Int.Cl.

GD6F 13/28

(21)Application number: 60-163768

(71)Applicant: FUJITSU LTD

(22)Date of filing:

(72)Inventor:


KASAHARA SHIGERU

(54) DMA PROCESSING SYSTEM

(57) Abstract:

PURPOSE: To process a congested DMA processing request at high speed by detecting the next DMA request produced in a DMA processing mode and performing the next DMA processing after the first DMA processing together with a bus use request signal held as it is.

CONSTITUTION: An additional circuit 11 is set between a DMAC 2 and the bus arbitrating circuit 1-1 of a microprocessor MPU1. The circuit 11 does not transmit a fact that the bus request HRQ signal to be sent to the MPU1 and holds the signal HRQ as it is if the signal DREQ different from the processing requests DREQ so far executed is turned on when the bus request HRQ given from the DMAC 2 is turned off. Thus it seems that the DMA is continuous. While the bus release executing signal HLDAP is produced artificially so that it is turned off to the DMAC 2. Thus is seems as if the bus release were through. Then the request HRQ is sent to the signal HOLD when the signal HRQ sent form the DMAC 2 is turned on. Then the signal HLDAP is delivered and the DMAC 2 acquires the bus use right.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection)

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑬日本函特許疗(JP)

① 特許出願公開

四公開特許公報(A)

昭62-24348

®Int.CI,4

識別記号

厅内整理番号

❸公朔 昭和62年(1987)2月2日

G 08 F 13/28

A-7185-5B

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

DMA処理方式

●特 関 昭60-163768●出 駅 昭60(1985)7月24日

10分别 明 者

原

茂

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

②出 顋 人 富士通株式会社

四復代理人 弁理士 田坂 善宜

明 榴 4

1.発明の名称 D M A A A ス ス 2. 受許請求の範囲

(1) 情報処理基準の例即下にDMA 部間回路を有し、パスを介して複数の入出力機量からのDMA 要求を高速処理するシステムにかいて、第1のDMA 処理中に第2のDMA 要求が発生したことを検知し、前距第1のDMA の処理後にパス使用要求信号を保持したまま第2のDMA 処理を行なう手段を設けたことを研索とするDMA 処理方式。

(2) 飲記 DMA 処理手段が DMA 制御回路と情報処理 数便のパス銭停度路との間で提受される信号を搾止 かとび 疑似 発生する付加 回路であることを特徴とする特許対求の処理第1項記数の DMA 処理方式。

3.発明の詳細な説明

〔無 要〕

4 4

本程明は情報処理要置の創御下にDMA 討御回路 を有し、解決した DMA 受求を高速処理するシスク ムにかいて、DMA 処理中に発生した次のDMA 要求を検知し、最初のDMA の処理後に パス使用要求信号を保持したまま次のDMA 処理を行なうようにしたものである。

(経典上の利用分野)

本発明は情報処理使置制御下の DNA 制御國路で補持した DNA 処理要求を高速に処理する DMA 処理要求を高速に処理する DMA 処理方式に関するものできる。

〔従来の技術〕

従来の情報処理與重の制御下に DMA 制物回路 を有する従来例を第3 図に示す。

阿爾において、マイクァブロセッサ (MPU) 1 の 動部下 DMA 制御回路 (DMAC) 2 を有し、アドレス パス 5: 、 データパス 5: 、制御パス 5: を通してメ モリ 5 と複数の VO W 4: 、例 4: 、等 (() 以下省略) が要続される。

いま、 I/O W 41. 四 41 等からランダムに DMA の 「処理要求」 DRBQ U ~ 8 が DMA C 2 に送られ、処 題後応答 DA CK O ~ 8 が返される。

DMAC2は DBBQO~をが通知されると、低光膜

Ä,

特開昭62-24348(2)

並の判断を行ない、DNA 実行中でなければ「バス 要求」HRQ をオンとし、MPU1に「バス解放」H OLD を伝える。MPU1はバス関係回路 1-1 により バス解放を行なえるダイミングで「バス解放実行」 HLDAP をオンとし、DNAO 2 に「バス獲得」 HLD AD を伝え、DMAO 2 は前述のように 1√0 W 4:. 四 4: 等へ応答 DAOK 0~8 のいずれかを出力する。

第4回回〜例は、DMAの処理要求のDREQUと DREQI が連続して到達した場合の処理波形図を 示す。

問題に示すように、DEEQO (A)は DMAO2 によりB BQ(a)を発し、MPU 1 に HOLD (7)を伝える。 これ により HLDAP (a)を実行し、DMAC2 に HLDAD (A) を返して DAOEO (b) が死了し、これが DEEQOのサ イタルとなる。

ことで、DMAO2からMPU1へのHRQがオフとなった時、次のDRBQ1が到達している場合、 阿図の,回,臼に示すように関系をかいて、今度はDRBQ1のサイクルが蔚然と同じように鉄道主される。

う手収を設けるようにしたものである。 【作 .用】

上記様成により、第1のDMA 処理から第2のDMA 処理を行なり場合に、第1のDMA が終つた時第2のDMA 要求が発生している場合には、 MPU に対してはペス使用要求信号をそのままにして第2のDMA 処理を行なりようにして、ペス解放ーペス要求ーペス獲得の時間を省くことにより、処理の角媒化を図ることができる。

【夹 施 外】

料理問題の問題にある

第1個は本発明の実施例の構成関係図である。 同図で、第6個の世染例と異なる点は、MPU1の
パス調停回路 1-1 と DMAO2の間に DREQO~3を
入力をせた付加回路 11 を設けたととである。
との付加回路 11 は、DMAO2からの「パス解放」
HBQがオフとなつた時に、今まで実行した DREQ
と異なる DREQ 信号がオンであると、 HBQ 信号が
オフとなつたことを MPU1への「パス解放」 HOLD
信号に伝達セザモのまま抑止し、あたから DMA が
連続しているように見せる。また DMAO2 に対して

(発明が解決しようとする問題点)

従来のDMA 処理要求に対する処理方式としては、メモリからのデータを1パイトまたは1ワード毎に転送するシンタル転送モードがあるが、両者とも異なるDMA 処理長求が軽減すると、実行中のDMA 処理を行なう場合に前述のようにパス解放ーパス投水ーパス獲得のサイタルシーケンスをとるため、高速処理に関略があり、とくにシングルを過せードでは伝送時間より的後の処理時間の方が長くなるという欠点があった。

本発質の目的は DMA 制御図路で指摘した DMA 処理要求を高速に処理する方式を提供することに ある。

[関題点を解決するための手段]

前記目的を達成するため、本発剤においては、 第1のDMA 処理中に第2のDMA 要求が発出した ことを検知し、前額第1のDMA 処理後に バス使 用要求信号を保持したまま前2のDMA 処理を行な

はHLDAPがオフとなるように級似発生させ、 もたかもパス解放が充了したように見せる。 このようにして、パス解放・パス要求ーパス獲得の争取に受ける時間を含くことができる。

次に DMAG2 からの H&Q がオンとなつた時は、 H&Q を HOLD 信号に伝達し HLDAP 信号を出力し、 DMAG2 がパス繊維を行なり。

第2回(Q)~(A)は本発明の動作を示す故形図を示す。

問題(A) DREQO→(A) HBQ→(A) HOLD→(A) HLDAP→(A) HLDAD→(A) DAOKO の手順は、DMAO2とMPU1のパス調件国路1-1の間の付加関路11を通過するのみで、第4個(A)~(A) における絡1の経過要求のサイタルと同様である。異なるのは処遇要求のサイタルと同様である。異なるのは処遇要求のサイタルの同題(A)のHBQがオフとなつた。日点において、DBBQ1が独出されると、付加回路11からはHOLD(A)をオフとすることなく、オンとして保持してMPU1のパス調停回路1-1に送り、砂に示すよりに、

and the management of the control of

"不不是一场的人,不是是这里的。" 电影 医克雷克氏 医二氏性 医甲基酚 医二

特開昭62-24348(3)

オンのませの HLDAP が付加回路 11 に出力する。 一方、付加回路 11 から DMAO2 に対しては HAJD AD (4)は © で示すように HBQ (4) に対応してオフと する。このように、 DMAO2 に対しては © に示す ようにパス解放が発了したように見せ、 MPU 1 に 対しては前記 (5) 、砂を示すように DMA が前から逃 続しているように見せる。

上記典路例では断記の機能を行加図路 11 により行なつたが、との機能を DMA 0 2 に包含して行なわせてもよい。

【発明の効果】


以上説明したように、本発明によれば、第1のDMA 処理中に第2のDMA 要求が発出したととを検知し、前配第1のDMA の処理後にパス使用要求信号を保持したまま第2のDMA 処理を行なう 甲更を設けるものである。これにより、第3回の、切・似の母、切・召と第4回の、切・似の母、母、〇と比較して刊るように、第1のDMA 処理で提得したパスを解放することなく第2のDMA 処理を行なうから、第2のDMA に切替える時にパス解放・パス


競特に要する時間を省くことができ、処理の高速 化が図れる。

4.図面の簡単な説明

第1回は本発明の実施例の構成説明図、第2回 は本発明の動作を示す故形図、第3回は従来例の 構成説明図、第4回は従来例の波形説例図であり、 1はマイクロブロセンサ(MPU)、1-1はバス個 伊国路、2はDMAコントロール、5 はよモリ、4:, 4:は 1/0、5:はアドレスバス,5:はデータバス、 5:は例仰バス、11は竹加図路を示す。

> 符件出版人 富士 迅 株 丈 会 社 復代集人 弁理士 田 坂 郎 士





my E

~~265 —

100 mg 100 mg

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: ___

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.